澜起科技PCIe 7.0 SerDes亮相：CPU和GPU互连再快一步

快科技11月4日消息，在2026年OCP全球峰会期间，澜起科技向CPU厂商、终端设备厂商及ODM等核心合作伙伴，现场演示了自研的128GT/s速率PCIe 7.0 SerDes全链路性能，并同步亮相了配套的Mont-IPAM互连性能分析与监控软件。

现场测试采用业界领先的PCIe测试设备验证了信号完整性。各项指标均符合规范要求，RLM、SNDR和Jitter等关键参数表现优异。即使在损耗超过规范要求的长通道下，接收端依然能实现极低误码率，芯片的稳定性与传输性能得到充分印证。

在当前AI服务器架构中，CPU负责逻辑调度，GPU承担高强度的计算任务。随着大模型参数呈指数级膨胀，海量数据需要在CPU与GPU之间高频交互。一旦主板上的互连总线出现拥堵，昂贵的GPU算力就会被浪费在无谓的等待中。

澜起科技PCIe 7.0的128GT/s速率，正是为了让CPU和GPU的互连再快一步。目前其PCIe 6.x/CXL 3.x Retimer产品已基于自研64 GT/s SerDes IP打造，并衍生出AEC有源电缆方案。

澜起科技现阶段出货以Gen5为主，面向PCIe 6.0/7.0时代的产品布局正在稳步推进。

据行业预测，支持PCIe 6.0的服务器CPU将在2027年规模量产，PCIe 6.0互连芯片也将正式进入规模应用阶段。这也标志着PCIe 7.0的产业化节奏正加速临近，GPU与CPU之间的互连带宽即将迎来新一轮的全面爆发。

同时，配套的Mont-IPAM软件进一步完善了整体解决方案能力，能为链路分析、调试与监控提供有力支撑。

澜起科技总裁Stephen Tai表示，产业链协同将加速PCIe 7.0落地，公司将持续与CPU及ODM等伙伴协作，为下一代AI基础设施夯实运力底座。