AI大模型杀死 EDA ?Cadence CEO 正面回应!
但在最新财报电话会以及高盛会议上，Cadence CEO Anirudh Devgan 连续回应了这一问题。对于未来由大模型直接生成 GDSII、绕过商业 EDA 工具完成流片的极端场景，他的答案是：三层框架仍将继续存在，EDA 工具不会被商品化。
01
EDA 真能被取代吗？
按照月之暗面的技术博客，这颗芯片面积 4 平方毫米、运行频率 100MHz，采用公开的 Nangate 45nm 开源标准单元库，共完成 13 个模块，整个流程从 RTL 到流片仿真，没有使用 Cadence、Synopsys 的授权IP或专有软件。
但在 Devgan 看来，这是一个采用约 20 年前技术的小型设计，其频率比当前技术低 20 到 30 倍。“即使设计一个这样的模块，他们仍然需要 EDA 工具。”
他表示，开源 EDA 工具已经存在几十年，被用于大学或一些专业场景，但“真正做实际设计”，人们仍然使用 Cadence。
对于未来由强大大模型根据芯片需求直接生成 GDSII、送往晶圆厂流片、完全不经过商业 EDA 工具的场景，Devga n认为，物理和数学上的“事实真值”仍然存在。
在 9 月 9 日的高盛会议上，他进一步解释了为什么需要这一层。他表示，AI 本质上是非线性拟合，而在复杂工程中必须把 AI 与物理结合起来，AI 可以提供更多场景进行优化，再由物理层完成优化。
02
Cadence 的答案：三层蛋糕
Cadence 一直强调的“三层蛋糕”，也是其AI路线的核心。最上层是 AI Agent 和编排，中间层是物理仿真和优化，底层是计算和数据。
Devgan 表示，AI 必须在这类复杂工程软件和工程流程中“用物理做基础”，三层必须结合在一起。Agent 擅长编排、规划和优化，而真正的导航和细节仍然需要中间层完成。
这也是 Cadence 强调的差异化。在上层，Agent 需要芯片设计领域的知识、心智模型和知识图谱；中间层可以通过深度 API 调用底层工具，而且 Cadence 拥有更深入的引擎访问；底层则有Palladium等硬件系统。
在高盛会议上，Devgan 还介绍了 Cadence 目前的四个 Super Agent，分别对应前端设计、物理设计、模拟设计以及 PCB 和封装。按照他的说法，这些 Agent 与中间层工具紧密集成，而 Cadence 拥有1万名研发人员同时开发上层和中间层。
03
AI越强EDA被调用更多
这也是 Cadence 回应“ AI 杀死 EDA ”最核心的逻辑。Devgan 表示，Agentic AI 的意义不只是改善工具的输入输出，而是自动运行设计流程。
传统 GenAI 可以帮助查询文档，但真正有价值的是 Agent 能够定义工作流：A、B、C 依次执行，遇到问题再继续处理。
过去人类设计师通常只能同时进行三四次实验，而 Agent 可以运行 100 次实验。因此，Agent 不是减少底层工具调用，而是调用更多底层工具。
Cadence 已经看到这种变化。ChipStack AI Super Agent 拥有超过 20 个客户项目，并部署在多个芯片设计的生产环境中；早期客户结果显示，RTL 验证速度提升超过 40 倍，一个典型的 5 周验证周期缩短到不到一天。
ViraStack 已有超过 25 个客户项目，在模拟和定制设计中实现 2 到 10 倍效率提升。Devgan 还表示，Cadence 的 Agentic AI 业务采用“消费+订阅”的新模式，而中间层继续采用原有商业模式。客户购买 Agent，并不会停止购买底层 EDA 软件。
原因在于，芯片设计本身的工作量正在指数级增长。Devgan 回顾称，过去设计一个 CPU 需要 500 人、5 年，现在 30 到 40 人、6 个月即可完成，设计效率已经提高约 100 倍，但芯片数量和设计活动仍在增加。
04
真正难复制的是完整设计体系
因此，Cadence 的竞争并不只是一个 AI 模型。
目前，其 EDA 产品覆盖数字设计、模拟、存储器、混合信号、封装和 PCB ，并长期与 TSMC、Arm 合作，同时扩大与 Intel、Samsung 的合作。
Devgan 表示，Cadence 长期与 TSMC 合作，目前又进一步加强 Intel 和Samsung 的关系。与此同时，IP 业务今年增长30%，重点聚焦 SerDes、PCIe、UCIe、HBM、DDR 等关键 IP，并继续面向低节点和 HPC 市场。
硬件也是 Cadence 体系的一部分。Devgan 表示，现在已经“不可能”在没有这类硬件系统的情况下设计复杂芯片。Palladium 等系统可以在芯片从晶圆厂回来之前，让芯片在 Windows、CUDA、iOS 等软件环境中运行，用于验证和软件开发；其定制硬件仿真速度大约是 CPU 模拟的 1000 倍。而这一需求仍在增长，因为芯片设计数量更多，芯片规模也越来越大。
05
所以，EDA 真正要变的是什么？
Cadence 目前看到的并不是 AI 让 EDA 消失，而是 EDA 与 AI 结合后，设计流程发生变化。一端是越来越多的 Agent，另一端仍然是物理精确工具、计算和数据。
Devgan 表示，客户当然可以编写自己的 Agent，也可以让 Agent 调用 Cadence 工具，但由于 Cadence 同时拥有上层和中间层，能够访问用户看不到的内部接口和优化能力，因此“很多时候 Cadence 自己做会更高效”。
这也是 Cadence 正在推进的方向：四个 Super Agent 之上继续做更高层的编排，同时把 Agent 与底层 EDA 工具更加紧密地结合起来。
对于这场由 AI 带来的变化，Devgan 的判断很明确：AI 不会简单替代 EDA，而是让 AI Agent 运行更多实验、调用更多底层工具，以应对不断增长的芯片设计复杂度。
所以，48 小时自主完成芯片设计，真正值得关注的也许不是 “ EDA 是否会消失”，而是一个新的设计方式正在形成：AI 在上层做编排，EDA 在中间层提供物理与数学“Ground Truth”，计算和数据在底层提供支撑。这就是 Cadence 所说的“三层蛋糕”。