长鑫存储达成 12nm 级 DRAM 里程碑：第五代制程采用四重图案化，单片晶圆容量提升 50%

中国 DRAM 龙头厂商长鑫存储（CXMT）已开始量产其第五代 DRAM 制程技术。

长鑫存储表示，其新制程技术——公司称之为 G5——利用四重图案化光刻技术，将 DRAM 有源区半间距缩小至 11.95 纳米。该 11.95 纳米的半间距对应 23.9 纳米的有源区间距，这一尺寸大致处于其他先进 10 纳米级 DRAM 技术范围内。然而，该指标不能直接等同于传统 DRAM 节点命名。此外，长鑫存储称其针对 DRAM 优化的高 K 金属栅极（HKMG）工艺，将核心单元阵列高度降低至 6,762 纳米。

该公司还透露，通过修改工艺流程并引入未公开的新型材料，实现了深宽比约为 45:1 的存储电容。尽管该数值难以与竞争对手的 DRAM 制程技术直接对比，但 SK hynix 曾指出，随着 DRAM 关键尺寸最终跌破 10 纳米，电容深宽比需超过 100:1。

45:1 的深宽比意味着长鑫存储的存储电容深度是其宽度的 45 倍，这使得该公司能够缩小 DRAM 单元面积，从而在单片晶圆上集成更多内存阵列，提供可预期的容量。然而，随着深宽比不断提升，刻蚀、沉积、机械稳定性以及最终的高良率制造都变得极具挑战性。

首批采用 G5 制程量产的设备据称为 24Gb LPDDR5X 芯片，目前已进入量产阶段。与长鑫存储此前的同类相比，这些芯片容量提升 50%，并提供两种封装形式以适应不同的移动设备设计。据中国媒体报道，24Gb LPDDR5X 产品已开始进入中国主流旗舰智能手机。

关于纳米节点的注脚

与此同时，有几个重要事项需注意。

首先，长鑫存储的 11.95 纳米指代的是有源区半间距，而非传统制程节点命名，因此将 G5 称为 12 纳米制程，最多只能算是一种大幅简化的说法。

其次，已披露的两个物理维度并不意味着在技术层面与美光、三星和 SK hynix 的最新 DRAM 制程持平，因为在密度、电容缩放、晶体管特性、功耗以及 arguably 最重要的商品化指标——良率方面，仍有显著差异。

第三，长鑫存储表示 G5 相比 G4 每片晶圆的总芯片数量至少增加 50%，但在没有具体数据支撑的情况下，这一说法显得毫无意义。长鑫存储也未公布良率数据，这使得评估生产率提升幅度变得不可能，更无法得知合格芯片数量或每比特实际制造成本。尽管如此，即便只是声称达到了 11.95 纳米级别的 DRAM 工艺节点，这依然是一项成就。