中国IMECAS造出3nm环栅晶体管，没用EUV光刻

据 DigiTimes 报道，中国科学院微电子研究所（IMECAS）开发出一种实验性工艺流程，使用浸没式 DUV 光刻制造堆叠纳米片结构的环栅（GAA）晶体管，并展示了功能正常的器件。该流程旨在为无法获得 EUV 光刻机的中国芯片厂商最终用于 3nm 级及更先进工艺。

虽然 IMECAS 展示了功能正常的 GAA 器件，但并未披露关键的几何参数，因此无法与其他芯片厂商的 3nm 级晶体管进行比较。此外，这种用于制造晶体管的实验性工艺流程还算不上一个成熟的研究芯片工艺，更谈不上完整的 3nm 级制造工艺。

尽管如此，这一成果仍然相当重要，它证明了中国有能力在不使用西方公司尖端设备的情况下，走出一条属于自己的半导体演进路线。

中国国家02专项总工程师叶甜春在北京 IC World 大会上表示，IMECAS 已完成采用 DUV 光刻制造的堆叠纳米片沟道 GAA 晶体管的“早期工艺集成”。研究人员获得的器件 Ion/Ioff 比分别达到 9.7×10⁵ 和 7.6×10⁵，均超过 5×10⁵ 的门槛，说明栅极对堆叠纳米片的控制是有效的。这些数据表明实验性晶体管能够区分导通与关断状态，但对晶体管密度等信息几乎没有参考价值，也无法说明其物理尺寸是否符合商用 3nm 级工艺的预期。

尤其值得注意的是，IMECAS 并未披露栅极间距、金属间距、纳米片尺寸、晶体管密度、SRAM 密度等几何特性，因此无法将其器件与 Intel、三星代工或 TSMC 的 3nm 级量产工艺进行对比。所以，这一成果应视为对基于 DUV 光刻的堆叠纳米片 GAA 工艺流程的验证，而非证明中国已在没有 EUV 的情况下开发出 3nm 工艺。

这项实验最关键的一点在于，IMECAS 正在研究如何在 3nm 及更先进工艺的 GAA 器件中完全摒弃 EUV 光刻技术进行制造，这一做法在目前的量产流程中尚属首次。

GAA 晶体管之所以能在前沿节点取代 FinFET，是因为将栅极环绕纳米片沟道能提供更优的静电控制能力，这对于晶体管尺寸的持续微缩至关重要。IMECAS 自 2020 年起便开始布局这一技术转型，其研究重点始终聚焦于 3nm 及以下节点，这也解释了为何其在近期公告中特别提及 3nm 工艺。