Piecemakers 押注边缘 AI 内存走差异化路线：以混合键合将 DRAM 直接堆叠至处理器，摆脱对 HBM 的依赖

PieceMakers 是一家由南亚科技（Nanya）支持的 DRAM 设计公司，于 9 月 16 日在台北证券交易所上柜股票（Emerging Stock Board）上市，参考发行价为 740 新台币，Cnyes 在开市前报道了这一消息。PieceMakers 并非 HBM 厂商。该公司总裁 Lee Hsiao-wen 告诉 Cnyes，押注推理内存将与训练内存走不同的技术路径，并认为通过 混合键合 直接堆叠在处理器上的 DRAM，能在 Nvidia 仅使用 SRAM 的 Groq LPU 和 HBM 之间找到定位。目前，该公司的利润主要来源于设计费而非芯片销售，其中 AI 定制设计业务占 2026 年上半年营收的约 40%。PieceMakers 董事长 Joseph Ting 向 TechNews 表示，其首个量产客户项目最早也要到 2027 年才能贡献业绩。

该公司发行约 6040 万股，按此价格估值约为 447 亿新台币（约合 14 亿美元）。台北证交所的上柜股票板块是上市前的市场，并非主板 IPO，因此股份在正式申请上市前通过做市商交易。首日收盘价为 915 新台币，较 740 新台币的参考价上涨 23.6%，开盘价为 1035 新台币，盘中最高触及 1205 新台币。

南亚科技是 PieceMakers 的控股股东，持股 33.96%。在 Knews 报道的 9 月 9 日交易所文件中，该公司披露曾以 740 新台币的价格出售 71.5 万股，以建立市场流通盘。

PieceMakers 于 2006 年 1 月成立于新竹，由董事长 Joseph Ting 和总裁 Lee Hsiao-wen 领导。历史上，该公司通过在中国、日本、法国、土耳其和以色列的代理机构，设计标准的 SDR/DDR DRAM 和已知良品芯片（KGD）部件。如今，该公司寻求从直接销售产品转向以非经常性工程（NRE）费用计费的定制设计服务，并计划在 2027 年转向 IP 授权、特许权使用费及代工生产模式，UDN 报道了该公司 9 月 7 日说明会的相关内容。

AI 定制设计部门的营收占比已从 2024 年的约 4% 跃升至 2026 年上半年近 40%。推动这一增长的产品是 HBLL（高带宽、低延迟内存）。这是一种 2D 裸片，额定带宽为 144 GB/s，早在 2016 年已为 Intel 的 HPC 产品线完成流片，并于 2017 年在 ISSCC 上公开发表。该公司还宣称其 3D 堆叠版本 HiBaLL 的带宽超过 1 TB/s。

该公司向 Cnyes 介绍其客户群体时称，主要涵盖云端 AI 推理加速器开发者、国际半导体巨头以及北美客户。部分项目尚处于设计与验证阶段，且未公开具体名称。Qualcomm CEO Cristiano Amon 在 6 月 Computex 主题演讲的背景板上将 PieceMakers 列为台湾生态合作伙伴，尽管双方尚未明确界定合作关系。核心在于，其利润来源是设计费用而非芯片销售。其利润曲线符合预收授权费的非经常性工程（NRE）业务特征，而非传统内存厂商的盈利模式。

为何南亚科技避开 HBM 转向此方向

南亚科技的 AI 内存战略聚焦定制与边缘计算，而非 HBM3E。PieceMakers 是其 2024 年公布战略的前半部分。2025 年 8 月 7 日，南亚科技与位于新竹的芯片设计公司 Etron Technology 共同成立了一家资本额 5 亿新台币的合资公司，股权比例为 80/20。该合资公司的愿景是为边缘 AI 设备设计定制高带宽内存，而非面向数据中心加速器。此前在 2025 年初，南亚科技总裁李佩蓉曾表示，公司不会参与 HBM3 或 HBM3E 竞争，TrendForce 如此报道。

这一战略的两部分都交由台塑集团旗下的测试封装子公司福懋科技(Formosa Advanced Technologies)负责封装。该公司正在搭建两者都需要的硅通孔(TSV)和芯片堆叠工艺。DRAM价格暴涨让南亚科技的传统存储器业务成了真正的摇钱树，PieceMakers反倒成了一笔廉价的副业投资，如今却意外收获颇丰。南亚借此出售了约3%的股份，这一举动表明它更像是财务投资人，而不是在打造存储器版图的母公司。

推理缺口

Groq是一家AI推理初创公司，Nvidia于2025年12月24日与其达成了一笔价值200亿美元的技术授权与人才收购交易。今年早些时候，Nvidia在圣何塞举办的年度开发者大会GTC上发布了基于此交易打造的首款芯片——Groq 3 LPU(语言处理单元)，这是一款基于SRAM的推理芯片。

Groq 3 LPU上没有任何HBM或DRAM。它在片上集成了512MB SRAM，可提供150 TB/s带宽，而每颗Rubin GPU上的288GB HBM4带宽只有22 TB/s。这是一颗仅负责decode的协处理器，prefill阶段仍由Rubin完成，从而取代了Nvidia路线图上的Rubin CPX。

在Hot Chips 2026上，Nvidia的Igor Arsovski(曾任Groq首席架构师)表示该机架已进入量产，并公布了首个第三方基准测试结果：在100K上下文、31B参数模型的单请求测试中达到每秒3,431 tokens，约为次快公开端点的四倍。不过我们注意到，该测试与其对比的共享端点并非直接可比。代价是容量：每颗芯片512MB，一个256颗LPU的机架总容量只有128GB，仅存放基准测试的权重，在FP8下就需要62颗芯片。Nvidia为了decode速度接受了这一取舍——这也印证了Lee的观点：市场领导者的最新推理产品里没有HBM。

在 Hot Chips 大会上，三星的 Sangwook Han 公布了一条三阶段 HBM 路线图，终点是 zHBM。与传统 HBM 将 DRAM 侧向堆叠在中介层上不同，zHBM 将 DRAM 直接堆叠在处理器顶部。三星预计，zHBM 的 I/O 功耗比 HBM5 低约 70%，带宽约为四栈 HBM4E 系统的 2.3 倍。受散热限制，zHBM 的堆叠高度上限约为四层，功耗降低约 100W。该方案需要晶圆级混合铜键合，并需要 DRAM 和 SoC 团队进行紧密协同设计。SK 海力士封装工程副总裁 Jaesik Lee 在 8 月 23 日表示，混合键合技术尚不成熟，无法用于 HBM4E，最早需等到 HBM5 阶段。Counterpoint Research 预计，采用该技术的大规模 HBM 量产将在 2029 至 2030 年间实现。

PieceMakers 提供了另一种思路。它摒弃了 GPU 加 HBM 的 2.5D 布局，而是通过混合键合（而非微凸块）将 DRAM 堆栈直接以晶圆对晶圆的方式键合到处理器上。更细的键合间距支持更多连接，从而提升带宽；更短的信号路径则降低了延迟和功耗。根据公司测算，其晶圆对晶圆产品单层带宽超过 2 TB/s，延迟低于 20ns。该公司的目标是在容量超过 SRAM 的同时，成本与功耗低于 HBM。Ting 补充道，PieceMakers 并不直接进行 TSV 或混合键合工艺，这部分由客户逻辑晶圆代工厂负责。这项定制服务承诺 2027 年交付，而三星路线图末端暂无时间表，SK 海力士则最早支持 HBM5。英伟达和三星以各自方式确定了架构方案，剩下的关键问题是：客户是谁？

良率即产品

Lee 还表示，良率是 wafer-on-wafer 大规模量产面临的最大障碍。修复架构必须预先设计好，并在键合前、键合后以及逻辑集成后分别进行测试。Lee 举了一个例子：如果每层良率为 80%，那么四层堆叠的良率约为 41%，八层则降至 17%。我们近期发布的混合键合现状报告详细解读了工艺层面的具体情况。

这也从另一个角度解释了为什么公司售卖修复和合格裸片（known-good-die）IP 的份额与带宽相当。这正是 IP 加版税模式契合其战略的原因——良率 IP 可以在不同客户间通用，而带宽指标却无法移植。

值得关注

对于 PieceMakers 而言，在出现首个具名客户之前，AI 收入主要仍是 NRE（一次性工程费用），首个大批量项目最早要到 2027 年。Ting 表示，南亚科技（Nanya）2026 年第三季度财报（10 月底发布）将衡量 PieceMakers 的收益并披露更多财务信息。SK 海力士（SK hynix）混合键合的目标时间节点（最早对应 HBM5）是当前的参照基准，尽管其 16 层和 20 层内存堆叠与逻辑晶圆上少数的 DRAM 层属于不同的问题。高通（Qualcomm）也可能更正式地阐述其与 PieceMakers 的合作关系。

PieceMakers 最终很可能成为 IP 授权商，服务于少数加速器客户，并通过南亚科技和 Formosa Advanced Technologies 实现交钥匙式的大批量出货。技术风险由代工厂和客户承担，这正是 PieceMakers 的设计费模式行得通的原因。预计 PieceMakers 将受益于 2027–2028 年的产能爬坡，这晚于 Ting 预期的 2027 年。如果最大的 HBM 制造商不会在 HBM5 之前采用这种方式键合自有内存，那么 PieceMakers 必须赶上其自身的 2027 年目标。